На конференции IEEE ISCAS 2026 в Шанхае представители Huawei анонсировали Tau (τ) Scaling Law - новую модель развития микросхем, которую в компании называют альтернативой закону Мура. Вместо традиционного подхода с уменьшением размеров транзисторов Huawei предлагает оптимизировать время прохождения сигналов внутри чипа, снижая задержки и повышая общую эффективность системы.

Ключевой частью новой стратегии стала архитектура LogicFolding. Она предполагает переход от плоской 2D-компоновки к вертикальному 3D-размещению логических блоков. За счёт этого уменьшается длина соединений между элементами микросхемы, что позволяет повысить производительность и энергоэффективность без необходимости использовать экстремально малые техпроцессы.

В Huawei заявляют, что такой подход позволит к 2031 году добиться плотности транзисторов, сопоставимой с 1,4-нм решениями ведущих мировых производителей. Первые коммерческие чипы с использованием LogicFolding должны появиться уже осенью 2026 года в новых процессорах Kirin и ускорителях Ascend.

Новая стратегия особенно важна для Huawei на фоне ограничений США, из-за которых компания лишена доступа к современному EUV-оборудованию и передовым производственным линиям. Вместо прямого повторения пути TSMC, Samsung и других лидеров отрасли китайский гигант делает ставку на альтернативные методы проектирования чипов.